J. Bernabéu, F. González, J. Sánchez

IFIC (Centro mixto Univ. de València-CSIC), Avda. Dr. Moliner 50, 46100 Burjassot (Valencia)

En este trabajo se presenta la electrónica de lectura 'front-end' de los detectores de silicio de microbandas para el subdetector 'Silicon Tracker' (SCT) del experimento ATLAS^[1] en el futuro colisionador LHC, actualmente en fase de construcción en el CERN (Ginebra). Esta electrónica de lectura se basa en chips denominados ABCD^[2], desarrollados especialmente para este experimento.

En el LHC, el cruce de haces tiene una frecuencia de 25 ns. El paso de una partícula cargada por el detector de silicio, procedente de la colisión, genera pares electrón-hueco que producen una señal en la microbanda correspondiente. Esta señal es recogida por una electrónica (chip ABCD), que la amplifica y compara con un umbral predeterminado para decidir si es suficiente o no para indicar el paso de una partícula (condición "hit/nohit"). Este resultado es almacenado en una memoria a la espera de que una señal externa indique que la colisión tiene interés físico, en cuyo caso, la información es volcada al exterior. Los chips ABCD procesan 128 microbandas en paralelo, usando tecnología BiCMOS y procesado DMILL. Este procesado les confiere una mayor resistencia al entorno de alta radiación en el que serán instalados.

Figura 1. Vista superior del híbrido.

En el Laboratorio de Silicio del IFIC se ha diseñado un sistema para caracterizar estos chips de lectura. Consta de varias tarjetas interconectadas en un bus VME. El bus se controla desde un ordenador personal compatible con el sistema operativo Linux, mediante las tarjetas de interfase VME-PCI de la marca Bit3. La funcionalidad de las tarjetas es:

• SEQUENCER: permite generar una secuencia de bits previamente almacenados en su memoria. Esta tarjeta se usa para proporcionar el reloj de 40 MHz del sistema y los comandos que se envia a los chips.

• DRAFT: recibe, decodifica y almacena los datos procedentes de los chips.

• BC96: genera y monitoriza las alimentaciones analógica y digital de los chips.

Se necesitan 12 chips para leer un módulo completo formado por cuatro detectores (1536 microbandas). Los chips están pegados sobre un híbrido de BeO (figura 1) cerca del detector de silicio de forma que cada microbanda está conectada a un canal de aquellos. Los chips están interconectados en cascada usando un sistema de paso de testigo en el que uno de ellos recoge la información del resto y la vuelca al exterior.

El sistema permite caracterizar la ganancia y el ruido del amplificador de cada canal.

Se ha medido la ganancia del amplificador de carga por canal (Figura 2), la cual proporciona la relación entre la tensión de salida (mV) y la carga de entrada (fC)

Figura 2

Figura 3

También se ha determinado el ruido del amplificador que es del orden de 500 e^- (Figura 3) que está suficientemente lejos de la señal media recogida al paso de una partícula cargada, que es del orden de 22.000 e^-.

Actualmente el Grupo SCT del IFIC^[3] está construyendo un módulo detector completo (VAL-2)^[4] del que forma parte este híbrido. En breve se conectarán los chips a los detectores, momento en el que se repetirá la caracterización para evaluar la influencia de éstos en el funcionamiento de la electrónica de lectura.

Este trabajo ha sido posible gracias a la financiación de la CICYT con el proyecto AEN97-1712-C02-01 y el Programa de Cooperación Científica y Tecnológica entre España y EEUU.

[1] ATLAS Collaboration: Inner Detector Technical Design Report. CERN/LHCC/97-17

[2] W. Dabrowski et al.: The ABCD Binary Readout Chip for Silicon Strip Detectors in the ATLAS Silicon Tracker. 4th Workshop on Electronics for LHC Experiments (LEB 98) Rome, Italy, 21-25 Sep 1998, 175-179.

[3] Grupo SCT del IFIC: http://ific.uv.es/sct

[4] F. Albiol et al.: Construcción de un prototipo de módulo de detectores de silicio para el detector ATLAS. Presentación en esta misma bienal.